米国AccelChip社は，ASICやFPGAに組み込むDSP（ディジタル信号処理）ブロックを開発するためのビヘイビア合成用ライブラリ「AccelWare DSP Libraries」を発売した．本ライブラリには，FIRフィルタやFFT/逆FFT，エンコーダ/デコーダ，インターリーバ/デインターリーバなどのビヘイビア・モデルが含まれている．同社のディジタル信号処理向けビヘイビア合成ツール「AccelChip DSP Synthesis」と組み合わせて利用する．
AccelChip DSP Synthesisは，米国The Mathworks社の信号処理解析ツール「MATLAB」の出力フォーマットであるMファイルの固定小数点モデルから論理合成可能なRTL（register transfer level）モデルと検証用テストベンチを生成するツールである．抽象度の高いビヘイビア・レベルから合成するため，RTL記述をベースに開発する場合と比べて，機能をカスタマイズしやすく，また，カスタマイズ可能な範囲も広いという．
本ライブラリを利用したDSPブロックの開発手順は以下のようになる．ユーザは，まずLSI化したいアルゴリズムの浮動小数点モデルを作成し，MATLABを使って検証する．浮動小数点モデルの検証が終わったら，そのアルゴリズムの中の各機能ブロックを，本ライブラリや，すでにAccelChip社が提供している数値演算処理のライブラリなどに登録されている固定小数点モデルに置き換えて再度検証する．ライブラリに用意されていない機能については，独自に固定小数点モデルを開発する必要がある．そのあと，MATLABのMファイルをビヘイビア合成ツールに入力し，RTLモデルとテストベンチを生成する．
なお，本ライブラリは，同社が2003年10月に買収した米国Bit-tru社が開発した．
|
