 |
||
|
|
||
 |
 |
Mr. M.P.Iのプロセッサ・レビュー
M.P.I |
|
|
|
筆者の場合，論理設計の方法として学んだのが，2相ノンオーバラップ・クロック設計だった．昔，CPUコアなどの設計は2相ノンオーバラップ・クロックを使うことが主流だった．CISC CPUだけではない．いまや世界を制した感のあるARM プロセッサなども，ハード・マクロの古い設計では，やはり2相ノンオーバラップ・クロックを使っている．フルカスタムLSI のトランジスタ・レベルの設計では，ごく一般的なクロック方式だったのである． そうした環境で長いこと設計していたので，トランジスタ・レベルに触りもしない昨今の論理設計は，まどろっこしく思える．手間さえいとわなければ（この手間がくせ者なのだが…），見かけはスタティック回路でも本質はダイナミック，かつレシオレスでないnMOS論理を起源とするアイデアをふんだんに使った「いかれたCMOS」で設計を行う場合，2相ノンオーバラップ・クロックというのは最良の選択だったと，筆者は今でも確信している． ●マナーによって統率された新しい「非同期設計」 前置きが長くなったが，クロック方式というのは設計者にとって空気のようなものである．現状の商用設計では，まず同期設計以外にありえない．もし，突然，クロック方式の変更を命じられたら，とまどわない設計者はいない．そのような中，アイデアとして登場してきているのが「非同期設計」である．同期設計で育った設計者であれば，「クロックがない」と聞いただけでどうしてよいかわからず，途方にくれてしまうかもしれない． ただし，今話題になっているのは，多分になりゆきまかせで成立していた大昔の非同期設計の復活ではない．モダンな意味での非同期設計は，閉塞感ただよう同期設計スキーム中心の現状に一石を投じるものだ．すなわち，現在，開発が進んでいる非同期設計は統一されたマナーによって統率された方式であり，昔の非同期設計とは異なる技術であると言える．そして，現在，同期設計が抱えている数々の問題に対する解を提示している． 非同期設計の研究は，けっこうあちこちで行われている．University of Manchesterの研究が有名だが，企業でもSun Microsystems社やPhilips社などは熱心に取り組んでいるようだ．けれど，クロック方式を根本から考え直すということなので，設計者の間では「とりあえず，無視しておこう」という反応が多いようなのは残念である． ●タイミング収束，消費電力，不要輻射の問題がない 非同期の良い点を挙げてみよう．まず第1に，クロック・スキューやクリティカル・パスの調整に工数を割かずに済む．なんといってもクロックがないのである．何度も配置配線とポスト・シミュレーションをやり直し，ブチ切れるようなことはなくなるだろう．非同期設計の場合，それぞれの論理ブロックの処理の完了とともに結果が伝播していく．速いところは速く，遅いところもそれなりに動作する．もっとも遅いところが全体のクロック周期を律するという同期式の呪縛から逃れられる．ということは，うまく設計すればスループットも向上する．もちろん，工数の話よりもこちらのほうが設計の本質である． 第2に，消費電力管理やゲーテッド・クロック設計に苦労しなくてもよい．何度も繰り返すが，クロックがないのである．働かないブロックは電気を食わない．同期設計の場合，必要のないブロックにクロックを供給しているだけで電力を消費してしまう．だからこそ，もぐら叩きのようにクロックを止める必要が出てくるわけだ．非同期の場合，もともと必要なところしか動かないから，本質的にむだな電力を消費しない． 第3に，不要輻射対策に頭を悩まさなくてもよい．再三繰り返すが，クロックがないのである．基本クロックの整数倍の高調波など，出したくても出せない．非同期の場合も不要輻射がまったくないわけではないが，必要なところがそれぞれバラバラのタイミングで動いているので，スペクトルが拡散し，ピーク値も非常に低くなる． とは言え，非同期設計にもまだまだ問題は多い．ツールやライブラリは対応していないものが多いし，同期式で固められた世界とのインターフェースの問題もある．今すぐ同期設計をやめて非同期にする，というわけにはいきそうもない．しかし，その利点を見れば，一部の回路だけでも適用してみたい気がする．いまは自分では設計していないのだけれど，非同期設計に期待するところ大なのである．
(本コラムはDESIGN WAVE MAGAZINE 2003年7月号に掲載されました) |
|
◆筆者プロフィール◆ |
|
|
Copyright 2001-2003 CQ Publishing Co.,Ltd. |
